• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1992003791A1
    申请号:PCT/JP1991/001124
    申请日:1991-08-23
    公开日:1992-03-05
    发明作者:Hideyuki Iino；Hiromasa Takahashi
    申请人:Fujitsu Limited；
    IPC主号:G06F12-00
    专利说明:
    [0001] 明 細 書 メ モ リ ア ク セ ス シ ス テ ム
    [0002] 技術分野
    [0003] 本発明 はマ イ ク 口 プ ロ セ ッ サを用 い た メ モ リ ア ク セ ス シ ス テ ム に関し、 特に、 ア ド レ ス空間をバンク と称さ れる複数領域に 分割し、 各領域を並列的にア ク セ ス し て ア ク セ ス速度を向上さ せ る こ と がで き る マ イ ク ロ プ ロ セ ッ サを用 いた メ モ リ ア ク セ ス シ ス テ ムに関する。
    [0004] 背景技術
    [0005] 従来、 コ ン ピ ュ ー タ シ ス テ ム の処理速度を向上させるた め の 手法と して、 超高速動作するメ モ リ 、 いわゆるキ ャ ッ シ ュ メ モ リ を主記憶と ブ ロ セ ッ サ と の間に介在さ せ る こ と が行われて い る。 こ の手法に よ れば、 コ ン ピ ュ ー タ の平均ア ク セ ス時間をキ ャ ッ シ ュ メ モ リ の ア ク セ ス時間に相当 して高速化す る こ と がで # る。
    [0006] キ ャ ッ シ ュ メ モ リ は通常バー ス ト転送 （ リ ー ド時） ア ク セ ス を基本と しているが、 第 1 図は 2 ク 口 ッ ク の基本サイ ク ルでァ ク セ ス し た場合の、 マ イ ク 口 プ ロ セ ッ サのノ、'スサ イ ク ルの一例 を示すタ イ ミ ン グチ ヤ一 ト で あ る。 第 1 図において C L K は ク ロ ッ ク 信号、 A D D R E S S はマ イ ク ロ プ ロ セ ッ サか ら バス 上 に出力 さ れる リ ー ド ま た は ラ イ ト 用 のア ド レ ス デー タ 、 B S # は バス サ イ ク ルの開始を示す制御信号 （ こ の信号と C L K の H 理が取 ら れてア ド レ スデー タ がラ ッ チ さ れる） 、 D A T A は リ ー ド （ま た は ラ イ ト ） データ、 D C # は リ ー ド さ れたデータ が 有効で あ る こ と （ま た は ラ イ ト デー タ の害き込み完了） を示す 信号で あ る。 なお、 # は食論理、 〇は検出タ イ ミ ングを示す。
    [0007] こ の例で は、 1 サ イ ク ル （基本サ イ ク ル） が 2 ク ロ ッ ク 分の 县さ に設定さ れて い る。 こ れは、 ノ ス コ ン フ リ ク ト と呼ばれる リ ー ドサ イ ク ルのデータ と ラ イ ト サ イ ク ルのデー タ がバス上で 衝突す る こ と がな い よ う にす る ためであ る。 こ のた め、 リ ー ド (ま た は ラ イ ト ） ア ド レスがバス上に送出 さ れ、 B S #の変化 の タ イ ミ ン グで リ ー ド （ま た は ラ イ ト ） ア ド レスがラ ッ チ さ れ た後、 リ ー ド （ま た はラ イ ト ） デー タ が読み出さ れる （ま た は 害き込ま れる） と い っ た一連の動作が、 2 ク ロ ッ ク 县の基本サ ィ ク ルで実行さ れる。
    [0008] と こ ろが、 キ ヤ ッ シ ュ メ モ リ の容量は主記憶に比べて小さ い ため、 ミ ス、 即 ち、 目的 とするデー タ がキ ャ ッ シ ュ メ モ リ 内に 存在 しな い場合が しば しば起こ り 得る。 こ の ミ スが発生す る と その都度、 キ ヤ ッ シ ュ メ モ リ の內容が主記億の內容で更新さ れ る こ と と な り 、 コ ン ピュ ータ の動作速度が主記憶のア ク セ ス速 度に依存 して遅 く な る不都合があ る。
    [0009] こ の よ う な不都合に対 して は以下の よ う な対策があ る ：
    [0010] (1) キ ャ ッ シ ュ メ モ リ の容量を大き く す る、
    [0011] (2) キ ャ ッ シ ュ メ モ リ の キ ャ ッ シ ン グの ァ ルゴ リ ズム を改善 して ヒ ッ ト 率を高め る、
    [0012] (3) 主記憶にキ ヤ ッ シ ュ メ モ リ の よ う な髙速 Z高性能素子を 用す る c しか し なが ら、 （1)の対策は シ ス テ ム コ ス ト の面か ら限界があ り 、 （2)の対策は ミ ス ヒ ッ ト を少な く す る こ と はで き る も の の絶 無化は不可能で あ り 、 （3)の対策は主記憶の容量に比例 して シス テ ム コ ス ト が大幅に上昇す る、 等の問題があ っ て、 何れ も有効 な対策 と は言い難い も ので あ っ た。
    [0013] 一方、 科学技術計算の分野にお け る大規模な数値計算需要の 要請に答え る こ と を目的 と して べ ク ト ル演算を行 う こ と がで き る計算機があ るが、 こ のべ ク ト ル演算に対 して、 例えば、 行列 演算のよ う に撗並び と縦並びに配列さ れてい るデー タ 演算に闋 して は、 デー タ を模並びに しか読み出せな いキ ヤ ッ シ ュ メ モ リ は、 縦並びのデータ を読み出 して も無駄が多 く 、 不向き であ つ た。
    [0014] べク ト ル演算に蘭 して は大規模のデー タ を扱 う た め、 通常の キ ャ ッ シ ュ メ モ リ に はデー タ が入 り き ら ない こ とが多 く 、 結局 キ ャ ッ シ ュ ミ ス を起 こ して し ま う 。 そ して、 キ ャ ッ シ ュ ミ ス が 発生すれば、 主記憶のア ク セ ス が行われる た め、 結局性能の低 下にな つ て しま う 。
    [0015] こ のよ う な高速の基本サ イ ク ルで読み害き で き る キ ヤ ッ シ ュ メ モ リ に対 して 、 一般の主記憶の読み書き速度は こ れよ り も遅 い。 例えば、 1 つの リ ー ド （ま た は ラ イ ト ） サ イ ク ルが 4 ク ロ ッ ク で動作す る主記憶を考え る と、 その構成は第 2 図の よ う に な る。
    [0016] こ の構成に よ る リ ー ド ま た は ラ イ ト 動作が、 第 3 図のタ イ ミ ン グチ ャ ー ト に示さ れる。 こ の図か ら分かる よ う に、 リ ー ドま た は ラ イ ト 動作において、 マ イ ク ロ プ ロ セ ッ サ側の基本サ イ ク ルが 2 ク 口 ッ ク で完了 してい る に も拘わ らず、 主記憶側で は リ — ド さ れたデー タ が有効であ る こ と （ま た は ラ イ ト データ の書 き込み完了） を示す信号 D C #が返っ て く る ま でにサ イ ク ル毎 に 4 ク ロ ッ ク を要する。 従 っ て 、 各サ イ ク ルで 2 ク ロ ッ ク 分の ウ ェ イ ト サ イ ク ルが発生 し、 そ の閭マ イ ク ロ プ ロ セ ッ サの動作 が中断す る結果、 速度向上を図る こ とがで き な く な る問題点が あ つ 。
    [0017] こ う した問題点を解決で き る従来例 と して、 例え ば、 第 4 図 に示すよ う に主記憶を複数に分割 して使用する も のが知 られて い る 。 こ の例で は、 主記憶のア ド レ ス空間が 2 個に分割されて お り 、 各々 は、 「バ ン ク （ B A N K： ) 」 と称さ れてい る。
    [0018] こ こ で、 1 つのノ ン ク は、 W X D のア ド レス空間を有 してお り 、 Wが所定のデー タ幅を有する ブ ロ ッ ク 县に相当 し、 Dがブ π ッ ク 数に相当する と共に、 隣接バ ン ク の同 じ階層に位置す る プ ロ ッ ク 同士のァ ド レ スが連続 して い る も の とす る。
    [0019] すなわち、 当該 2 バ ン ク の主記憶に対 し、 最下位ア ド レ スか ら最上位ア ド レ ス ま でを連続す る と、 最下位ブ ロ ッ ク を L、 最 上位ブ ロ ッ ク を 1 と して、
    [0020] 〔 ノ ン ク 0 の L ブ ロ ッ ク 〕 ― 〔バン ク 1 の L ブ ロ ッ ク 〕 → 〔 ノ ン ク 0 の L- 1 ブ ロ ッ ク 〕 ― 〔 ノ ン ク 1 の L - 1 ブ ロ ッ ク 〕 → 〔 ノ ン ク 0 の L - 2 ブ ロ ッ ク 〕 ― 〔 パ' ン ク 1 の L - 2 ブ ロ ッ ク 〕
    [0021] → ί ノ ン ク 0 の 2 ブ ロ ッ ク 〕 → 〔 ノ ン ク 1 の 2 ブ ロ ッ ク 〕
    [0022] -→ 〔 ノ^ ン ク 0 の 1 ブ ロ ッ ク 〕 ■→ 〔 ノ ンク 1 の 1 ブ ロ ッ ク 〕 の） 1にア ク セ ス さ れる こ と に な る c こ のよ う に バ ン ク 分け し た主記憶を用 い る と 、 以下に述べ る よ う な 「 ノ、 ° ィ プ ラ イ ン」 動作が可能に な る。
    [0023] 第 5 図において、 ノ ン ク 0 内の任意ァ ド レ ス を措定す る ァ ド レ ス デー タ と ノ ン タ 1 内の任意ァ ド レ ス を指定す る ァ ド レ スデ 一タ と を基本サ イ ク ル C , , C 2 , C 3 ， の頫に交互に繰 り 返 して出力す る こ と に よ り 、 総バ ン ク 数か ら 1 基本サ イ ク ル を引 い たサ イ ク ル数 （ア ド レ ス先出 し数） を経過 した後、 すな わ ち基本サ イ ク ル C 2 以降は、 見掛け上、 基本サ イ ク ル毎に リ — ド （ま た は ラ イ ト ） デー タ を得る こ とがで き る。
    [0024] したがっ て、 基本サ イ ク ル C i のア ド レ ス に対応 した リ ー ド デー タ が、 次の基本サ イ ク ル C i + 1 で得 られる ので、 ア ド レ ス データ の出力動作と リ ー ド （ま た は ラ イ ト ） デー タ の読み出 し (ま た は害き込み） 動作 と を並行的に実行 して、 バ ン ク 数に相 当す る段数のパ イ プラ イ ン動作を行う こ と がで き 、 キ ヤ ッ シ ュ メ モ リ に比べて速度的に劣る主記憶を、 キ ヤ ッ シ ュ メ モ リ 相当 に高速化 して使用す る こ と がで き る。
    [0025] しか し なが ら、 かかる従来の メ モ リ ア ク セ ス装置に あ っ て は、 ァ ド レ スデー タ の ラ ッ チ タ イ ミ ン グをバス制御信号 「 B S # j と ク ロ ッ ク 信号 「 C L K」 の両立ち上が り エ ッ ジで決定す る と と も に、 リ ー ド （ま た は ラ イ ト ） デー タ の検出タ イ ミ ン グを リ — ドデー タ の有効 （又は ラ イ ト デー タ の書き込み完了） を示す 信号 r D C #」 に よ っ て決定す る構成 と な っ て いた た め以下の よ う な問題点があ っ た。
    [0026] (1) 信号 「 B S #」 の立ち上がり 前後の論理 レ ベルを判定す る必要か ら、 1 サ イ ク ルを最低 2 ク ロ ッ ク 分の县さ と し な けれ ばな らず、 結局、 高速な 1 ク ロ ッ ク バス動作が不可能であ る c べク ト ル演算を行 う プロ セ ッ サに対 して は、 大容量のデー タ を 高速に処理す る必要があ り 、 2 ク 口 ッ ク動作で も ア ク セ ス速度 が遅い。
    [0027] (2) ま た、 分割 した バ ン ク に対 して、 例え ば、 B S #を 1 面 1 面、 ア サー ト と ネゲー ト を繰り 返さ ず、 連続 してアサー ト の みを行う と、 ア ド レスを毎サ イ ク ルラ ッ チで き る ので、 1 ク ロ ッ ク 動作を可能にす る こ と はで き るが、 単に 1 ク 口 ッ ク 動作を させ る だ けに な つ て しま う 。 こ の場合は基本ク D ッ ク が 1 ク ロ ッ ク のマ イ ク 口 プロ セ ッ サ専用 の主記憶と な っ て しま う ので、 他の基本ク 口 ッ ク を採用する マ イ ク 口 プロ セ ッ サが主記憶をァ ク セ スする こ とがで き ず、 汎用性の面で問題点があ る。 発明の開示
    [0028] そ こ で 、 本発明は、 こ のよ う な問題点を解消す る ためにな さ れた も ので あ り 、 1 サ イ ク ルが 2 ク ロ ッ ク で も、 1 ク ロ ッ ク で も ア ク セ スが可能であ り 、 汎用性を確保 しつつ、 主記憶のァ ク セ ス速度を一層向上させ る こ とがで き るマ イ ク 口 プロ セ ッ サを 用 いた メ モ リ ア ク セ ス シス テムを提供す る こ と を目的と してい る。
    [0029] 上記目的を達成す る本発明の メ モ リ ア ク セ ス シ ス テム の第 1 の形態と して は、 デー タ を処理す る デー タ処理手段と、 主記憶 をア ク セ スす る ためのァ ド レスを発生する ァ ド レ ス発生手段と 通常ア ク セ スモー ド と、 ア ド レ ス ' デー タ ' パ イ プラ イ ンァ ク セ スモー ド とを判別す る手段と を備え、 前記ァ ド レス発生手段 一
    [0030] は、 前記ア ド レ ス ' デ ー タ ' ノ、。 イ ブ ラ イ ン ア ク セ ス モ ー ド の間 は、 前記通常ア ク セ ス モ ー ド の間よ り も短い周期で ァ ド レ ス を 更新す る こ とを特徴 と す る マ イ ク 口 プ ロ セ ッ サが提供さ れる。
    [0031] ま た、 本発明 の メ モ リ ア ク セ ス シ ス テ ム の第 2 の形態と し て は、 主記憶のバ ン ク に対す るデー タ ア ク セ スをパ イ ブラ イ ン的 に実行す る メ モ リ ア ク セ ス装置で あ っ て、 前記パ イ ブラ イ ン動 作の開始を検知す るパ イ プ ラ イ ン動作検知手段 と 、 パ イ プ ラ イ ン動作の開始直後か ら少な く と もパ イ プラ イ ン の ァ ド レ ス先出 し数に相当す るサ イ ク ル数だけ继続す る制御信号を発生す る制 御信号発生手段 と、 前記バ ン ク に対するデ ー タ ア ク セ ス の完了 を表示す る表示信号を発生す る表示信号発生手段 と、 制御信号 ま た は表示信号の何れか一方が発生 して い る間、 ク 口 ッ ク 信号 に同期 してァ ド レ ス ラ ツ チ信号を発生す る ラ ツ チ信号発生手段 と、 該ァ ド レ ス ラ ッ チ信号を各バ ン ク に振 り 分け る振 り 分け手 段 と を備え た こ と を特徴 と す る メ モ リ ァ ク セ ス装置が提供さ れ o
    [0032] 更に 、 本発明の メ モ リ ア ク セ ス シ ス テ ム の第 3 の形態と して は、 主記憶の ァ ド レ ス空間を所定のデー タ幅で等間隔に区切 り 、 こ の区切 られた ブ ロ ッ ク を n ブ ロ ッ ク 毎に ア ド レ ス連結 して n 個のバ ン ク を構成す る と共に、 各バ ン ク に対す る デー タ ァ ク セ ス をパ イ ブラ ィ ン的に実行可能なデー タ 処理 シ ス テ ム で あ っ て 、 パ イ プラ イ ン バス要求の専用入力信号で あ るパ イ プラ イ ン イ ネ 一ブル信号の発生手段、 パ イ プ ラ イ ン動作の開始を検出 し、 パ イ ブラ イ ン動作の開始直後か ら少な く と もパ イ プ ラ イ ン の ァ ド レ ス先出 し数に相当す る サ イ ク ル数だ け継続す る制御信号を発 生するデータ処理手段、 前記バ ン ク に対するデータ ァ ク セ ス の 完了を表示するデータ コ ンプリ一 ト信号を発生する表示信号発 生手段、 前記制御信号ま たはデータ コ ン プリ ー ト信号の何れか 一方が発生している閭、 ク 口 ッ ク信号に同期してァ ド レ ス ラ ッ チ信号を発生する ラ ッ チ信号発生手段、 および、 前記ア ド レ ス ラ ツ チ信号を各バ ン ク に振り分ける振り分け手段とを備え、 前 記データ処理手段が、 主記憶のバ ン ク数、 ア ド レ ス生成のス ト ラ イ ド値等のバンク情報が通知される入力端子を備え、 こ の入 力信号に応じてデータ のァ ド レスを示す信号を生成するァ ド レ ス生成手段、 前記パ イ プ ラ イ ン イ ネ 一 ブル信号、 前記デ ー タ コ ンブリ ー ト信号が入力され、 パイ プラ イ ン動作の開始を示すバ ス ス タ ー ト信号， 、'ィ プラ イ ン動作の終了を示すデータス ト 口 ーブ信号， 害込ノ読み出 しを示す リ ー ドノラ イ ト表示信号， パ イ ブ ラ イ ンサ イ ク ルに入 り 、 ' ィ プ ラ イ ン ァ ド レ ス が確定して いる こ とを示すァ ド レ ス バ リ ッ ド信号を出力するバス制御手段 1 ク ロ ッ ク で動作可能であ り、 べク ト ル演算を行う こ と がで き るべク ト ル演算手段、 こ の べク ト ル演算手段に内部データバス で接続され、 1 ク 口 ッ ク で前記べク トル演算手段とデ ー タ のや り と り を行える ド /ス ト ァ パ イ プ手段を含むデータ処理シ ス テ ム が提供される。
    [0033] 更にま た、 本発明のメ モ リ ア ク セ ス シ ス テ ム の第 4 の形態と しては、 主記憶のァ ド レ ス空閭を所定のデータ幅で等間隔に区 切り、 こ の区切 られたブロ ッ ク を nブロ ッ ク毎にァ ド レ ス連結 して n個のバ ン ク を構成する と共に、 各バ ン ク に対するデータ ア ク セ スをパ イ プ ラ イ ン的に実行するデータ処理方法であ って ノ イ プラ ィ ン バス要求の専用入力信号で あ るパ イ プラ ィ ン ィ ネ 一ブル信号の ア サ 一 ト に よ っ てパ イ プ ラ イ ン動作を開始 さ せ る 段階、 パ イ プ ラ イ ン動作に入 り 、 ノ、。 ィ プ ラ イ ン ア ド レ ス が確定 して い る こ と を示す専用 のァ ド レ ス ノ リ ッ ド信号を発生さ せ る 段階、 パ イ プラ イ ン動作の開始直後か ら少な く と もパイ プ ラ イ ン の ァ ド レ ス先出 し数に相当す る サ イ ク ル数だけ継続す る バス ス タ ー ト 信号を発生させ る段階、 前記バ ン ク に対す る デー タ ァ ク セ ス の完了を表示す る デ ー タ コ ン プ リ 一 ト 信号を発生す る表 示信号発生段階、 前記専用信号 と前記表示信号が同時に存在す るか、 ま た は前記制御信号が存在す る と き 、 ク ロ ッ ク 信号に同 期 してァ ド レ ス ラ ツ チ信号を発生す る ラ ツ チ信号発生段階、 お よび、 前記ァ ド レ ス ラ ッ チ信号を各バ ン ク に振 り 分け る振 り 分 け段階を備え る デー タ処理方法が提供さ れる。
    [0034] 本発明によ れば、 パ イ プラ イ ン動作の開始直後か ら少な く と もパ イ プラ イ ン の ァ ド レ ス先出 し数に相当す る サ イ ク ル数だ け 継続す る制御信号が作 られる と と も に、 ノ、' ン ク に対す るデー タ ア ク セ ス の完了を表示す る表示信号が作 ら れる。 そ して、 こ れ ら 2 つの信号の何れか一方が発生 して い る間、 ク 口 ッ ク 信号に 同期 した ァ ド レ ス ラ ツ チ信号が作 られ、 こ の ァ ド レ ス ラ ツ チ信 号が各バ ン ク に振 り 分け られる。
    [0035] 図面の簡単な説明
    [0036] 第 1 図はそ の基本サ イ ク ルが 2 ク 口 ッ ク の キ ヤ ッ シ ュ メ モ リ の ノ ス タ イ ミ ン グ図、
    [0037] 第 2 図はそ の 2 ク ロ ッ ク を基本サ イ ク ル と す る マ イ ク ロ ブ セ ッ サ と 4 ク 口 ッ ク 動作の記憶装置 と の接続図、 第 3 図は第 2 図の構成のバス タ イ ミ ン グ図、
    [0038] 第 4 図はパ イ プ ラ イ ンを実現す る た めに主記憶を分割 した場 合のマ イ ク 口 プロ セ ッ サ と の接続図、
    [0039] 第 5 図は第 4 図の搆成のバス タ イ ミ ング図、
    [0040] 第 6 図は本発明の原理を説明する ため のパイ プラ イ ン数 1 の 概念構成図、
    [0041] 第 7 図は本発明の原理を説明する ためのパ イ ブラ ィ ン数 2 の 概念構成図、
    [0042] 第 8 図は本発明の原理を説明する ためのパイ プ ラ イ ン数 4 の 概念構成図、
    [0043] 第 9 図は主記惊のバ ン ク 数と ァ ド レ ス ス ト ラ イ ド と に応 じて 設定さ れる論理的なパイ プラ イ ン数を示す図、
    [0044] 第 10図はパ イ プラ イ ン数 1 の場合で ウ ェ イ ト 無 しのバス タ イ ミ ン グ図、
    [0045] 第 11図はパ イ プラ イ ン数 1 で 1 ウ ェ イ ト があ る場合のバス 夕 ィ ミ ン グ図、
    [0046] 第 12図はパ イ プラ イ ン数 2 の場合で ウ ェ イ ト 無 しのバス タ イ ミ ング図、
    [0047] 第 13図はパ イ プラ イ ン数 2 で 1 ウ ェ イ ト があ る場合のバス タ ィ ミ ン グ図、
    [0048] 第 14図はパ イ プラ イ ン数 4 の場合で ウ ェ イ ト 無 しのパス タ イ ミ ン グ図、
    [0049] 第 15図はパ イ プラ イ ン数 4 で 1 ウ ェ イ 卜 があ る場合のバス タ ィ ミ ン グ図、
    [0050] 第 16図は本発明のメ モ リ ァ ク セ ス装置の第 1 の実施例の具体 的な面路構成を示す全体構成図、
    [0051] 第 1 7図は第 16図のマ イ ク ロ ブロ セ ッ サ の内部構成の一例を示 すプロ ッ ク 面路図、
    [0052] 第 18図は第 17図のメ モ リ ア ク セ ス制御部の内部構成の一例を 示すブロ ッ ク 面路図、
    [0053] 第 19図は第 18図のァ ド レ ス生成部の詳細な構成の一例を示す プロ ッ ク 回路図、
    [0054] 第 20図は第 18図のバス制御部の詳細な構成の一例を示すブ α ッ ク 回路図、
    [0055] 第 21図は第 18図の Lノ Sパイ ブ部の詳細な構成の一例を示す プロ ッ ク 回路図、
    [0056] 第 22図はパイ ブラ ィ ン ィ ネー ブル信号を作成する回路の一例 を示す回路図、
    [0057] 第 23図 （第 23 Α図， 第 23 B図） はタ イ ミ ン グ シ ー ケ ン サ の動 作を概念的に示す説明図、
    [0058] 第 24図は第 17図の装置のバス タ イ ミ ン グ図、
    [0059] 第 25図は本発明のメ モ リ ァ ク セ ス装置の第 2 の実施例の具体 的な回路構成を示す全体構成図、
    [0060] 第 26図は第 25図の装置のバスタ イ ミ ン グ図であ る。 発明を実施するため の最良の形態
    [0061] 原理説明
    [0062] 以下、 本発明を図面に基づいて説明するが、 本発明のパィ ブ ラ イ ン処理を用いたメ モ リ ア ク セ ス シ ス テ ム の具体的な構成を 説明する前に、 本発明のデータ処理方法の原理を説明する c 第 6 〜 8図は 「物理的」 なパ イ プラ イ ン段数をそれぞれ 1段. 2段、 4段 とす る各種パ イ プ ラ イ ン の構成例であ り 、 各図のハ ン ク 数は物理的パイ プ ラ イ ン数に対応 してい る。 すなわ ち、 第 4図の構成で は 1 つのバ ン ク （ B A N K 0 ) か ら な る主記憶を 有 し、 第 3図の構成で は 2つのバ ン ク （B A N K 0、 B A K 1 ) か ら な る主記憶を有 し、 ま た、 第 3図の構成で は 4つのパ ン ク （ B A N K 0、 B A N K 1 、 B A N K 2、 B A N K 3 ) か ら な る主記憶を有 して い る。
    [0063] 主記憶に は、 ア ド レ ス バスやデー タ バスおよび制御線 （コ ン ト ロ ー ルラ イ ン ） を介 してマ イ ク 口 プロ セ ッ サが接続 してお り . 各マ イ ク ロ ブロ セ ッ サに は主記憶のバ ン ク 数が外部か ら通知で き る よ う にな つ てい る。 こ のため、 例えば、 ノ ン ク 数通知用 の 外部端子やバ ン ク 数設定用 の レ ジ ス タ な どがマ イ ク 口 プ ロ セ ッ サに設け られてい る。
    [0064] マ イ ク ロ プ ロ セ ッ サ は、 デー タ ア ク セ ス時におけ る ア ド レス 変化幅に対応 して論理的なパ イ プラ イ ン数を適宜に選択で き る よ う にな っ てい る。
    [0065] こ こ で、 ア ド レ ス の変化幅をス ト ラ イ ド値 （ 1 デー タ幅） と して定義する と、 バ ン ク 数やス ト ラ イ ド値に よ っ て決ま る実 S 的なパ イ ブラ ィ ン数は第 9図のよ う にな る。
    [0066] 第 9図において、 ス ト ラ イ ド値が例えばデー タ 幅に一致 して い る場合、 すなわち、 ス ト ラ イ ド値 = 1 の場合にデー タ ァ ク セ スを実行す る場合を考え る。 こ の場合は、 最初のデー タ ァ ク セ ス で ノ ン ク η ( η は自然数） がア ク セ ス さ れ、 次のデー タ ァ ク セ ス で ノ ン ク η + 1 がア ク セ ス さ れ、 次々 のア ク セ ス でノ ン ク n 十 2 がア ク セ ス さ れる。 従 っ て、 バ ン ク デー タ幅の間隔で隣 接バ ン ク が頓次に ア ク セ ス さ れる ので、 論理パ イ プ ラ イ ン数 と ン ク 数 （すなわ ち物理的なパ イ プ ラ イ ン数） と が同等に な る —方、 ス ト ラ イ ド値が例えばバ ン ク デー タ 幅の 2 倍 （ス ト ラ ィ ド値 == 2 ) の場合に は、 最初のデー タ ア ク セ ス で ン ク n が ア ク セ ス さ れ、 次のデー タ ア ク セ ス で ン タ n 十 2 がア ク セ ス さ れる ので、 こ の場合に は、 1 つ置き のバ ン ク がア ク セ ス さ れ る こ と にな る。 よ っ て、 こ の場合はバ ン ク 数 1 の場合 も バ ン ク 数 2 の場合 も論理パイ ブラ イ ン数が 「 1 段」 と な り 、 ま たバ ン ク 数 4 で は論理パ イ プラ イ ン数が 「 2 段」 と な る。
    [0067] こ の よ う に、 ス ト ラ イ ド値を指定す る こ と に よ り 、 そ の構成 におけ る バ ン ク 数やそ の と き の ァ ド レ ス ス ト ラ イ ド に応 じた論 理的なパ イ プ ラ イ ン数が、 物理的なパイ プラ イ ン数と は別個に 設定す る こ と がで き 、 そ の論理数に従 っ てパ イ プラ イ ン バス動 作が実行さ れる。
    [0068] 次に、 本発明の メ モ リ ア ク セ ス シ ス テ ム にお け る ス タ イ ミ ン グ上の特徴 と して は、
    [0069] ① パ イ プラ イ ン バス要求の専用入力信号 （パ イ プ ラ イ ン ィ ネ ー ブル信号） P E N #を設け る、
    [0070] ② ノ、' ィ プ ラ イ ンサ イ ク ルに入 り 、 イ プ ラ イ ン の ァ ド レ ス が確定 して い る こ と を示す専用 の信号 （ ア ド レ ス バ リ ッ ド） A V #を設け る、
    [0071] ③ バス ス タ ー ト 信号 B S #を後述のよ う に工夫す る 。
    [0072] こ の結果、 マ イ ク ロ プロ セ ッ サ は、 信号 P E N # の入力に応答 して第 9 図に示 さ れた論理パ イ プ ラ イ ン数のパ イ プ ラ イ ンバ ス 動作を開始する。 また、 マ イ ク ロ プ ロ セ ッ サは、 信号 A V #が ア サ 一 ト して い る と き にデー タ コ ン プ リ ー ト信号 D C #が返つ てきた ら、 こ の信号 D C #をァ ド レ ス の更新信号や外部面路の ラ ッ チ信号と して使用する。 更に、 信号 B S #に関しては、 ノ、' イ ブラ イ ン動作の開始直後から信号 B S #をアサ一 ト状態に し、 少な く と もノ、'イ ブラ イ ン の ァ ド レ ス先出 し数に相当するサイ ク ル数までアサー ト伏態を継続する。 すなわち、 信号 8 3 #は© における信号 D C #の代用 となり、 信号 A V # と信号 D C #で ァ ド レ ス がラ ッ チできない場合に、 信号 D C #に代わって信号 B S #を使用 してァ ド レ スをラ ツ チする。
    [0073] なお、 パ イ プ ラ イ ン バ ス は、 バ ン ク数分のア ド レ スを先出 し でき る もの と し、 ノ ンタ数を越えるア ド レスについては、 先に ア ク セス したバンク に対する信号 D C #が返って く るまでは先 出 しを可能とするが、 更新はでき ないよ う にする。
    [0074] こ こで、 以上説明 した本発明のメ モ リ ア ク セ ス方法のバス タ ィ ミ ン グ上の特徴を、 第 6図から第 8図のバ ン ク数に応じた、 すなわちパイ ブラ イ ン数に応じたバスタ イ ミ ングを、 第 10図か ら第 15図を用いて説明する。
    [0075] なお、 以後使用する 1 ク ロ ッ ク サ イ ク ルは、 ア ド レ スデータ をバス上で処理する最小の時間 （サ イ ク ル） と定義し、 演算器 の処理限界能力を示すもの とする。
    [0076] 第 10図は第 6 図の構成に対応するバスタ イ ミ ン グチ ヤ 一 トで あ り 、 パ イ プ ラ イ ン数 = 1 の リ ー ド · ラ イ ト サ イ ク ルが示さ れ ており 、 ウ ェ イ トが無い場合の ものである。 図において、 A0〜 31、 BCO 〜7#、 BAT0〜2 はそれぞれア ド レ ス信号、 ノ ス コ ン ト ロ ール信号、 およ びバス ア ク セ ス タ イ プ信号で あ り 、 デー タ の ア ド レ ス を示す も の、 B S # はバス ス タ ー ト 信号、 D S # はデ — タ ス ト ロ ー ブ信号、 R Z W は リ ー ド Zラ イ ト 信号、 A V # はァ ド レ ス バ リ ッ ド信号、 DO〜 63はデー タ 信号、 D C # はデ一 タ コ ンプ リ 一 ト 信号、 P E N # はパ イ ブラ イ ン ィ ネ ー ブル信号 を示 して い る。 こ の場合は、 ク ロ ッ ク C L Kが 2 ク ロ ッ ク 基本 サ イ ク ルで あ るが、 ノ、。 ィ プ ラ 1イ 5 ン ィ ネ ー ブル信号 P E N #のァ サ一 卜 に よ っ てパイ プラ イ ン動作の開始が検知さ れ、 こ れに応 答 してァ ド レ ス ノ リ ッ ド信号 A V #がア サ一 ト さ れる と共に、 バス ス タ ー ト 信号 B S #がア ド レ ス先出 し数 （ こ こ で は 1 ) だ けアサー ト さ れる。
    [0077] ノ、'ィ プラ イ ン動作中のア ド レ ス デー タ a 2 > 33 = は、 ア ド レ ス バ リ ッ ド信号 A V # とデー タ コ ンプ リ 一 ト 信号 D C # (d2 , d 3 , ) に よ っ て 1 ク ロ ッ ク 毎に ラ ッ チ さ れる c 但 し、 ノ、。 ィ プラ イ ン動作開始直後のァ ド レ ス デー タ a2；こ ついて は、 デー タ コ ンプ リ ー ト 信号 D C #が返 っ て こ な いのでデ一 タ コ ンプ リ 一 ト 信号 D C #の代わ り にバス ス タ ー ト 信号 B S #が使用 さ れ、 1 ク ロ ッ ク で ラ ッ チ さ れる。 こ のよ う に、 パ イ プラ イ ン動作中 は、 ウ ェ イ ト な しで ア ド レス デー タ を 1 ク ロ ッ ク 単位に ラ ッ チ で き 、 主記憶の高速ア ク セ スを実現で き る。
    [0078] 第 11図は第 6 図の構成に対応す る バス タ イ ミ ン グチ ヤ一 卜 で あ り 、 パ イ プ ラ イ ン数 = 1 の リ ー ド * ラ イ ト サ イ ク ルが示さ れ てお り 、 デー タ コ ン プ リ — ト 信号 D C #が 1 ク ロ ッ ク 遅 く 発生 さ れる （ 1 ウ ェ イ ト ） 場合のバス タ イ ミ ン グチ ヤ 一 ト であ る。 こ の場合は、 ク ロ ッ ク C L Kが 2 ク ロ ッ ク 基本サ イ ク ルで あ る が、 ノ、。 ィ プラ イ ン イ ネ一 ブル信号 P E N #のア サ一 ト に よ っ て パ イ ブラ イ ン動作の開始が検知さ れ、 こ れに応答 してァ ド レ ス バ リ ッ ド信号 A V # はアサ一 卜 さ れるが、 バス ス タ ー ト 信号 B S #はアサ一 卜 さ れな い。 ノ ス ス タ ー ト 信号 B S #がア サ一 ト さ れない理由 と して は、 1 ウ ェ イ ト の ため、 出力ア ド レ ス a2は ァ ド レ ス ノ、' リ ッ ド信号 A V # とデータ コ ンプ リ 一 ト 信号 D C # で ラ ッ チで き る ためで あ る。
    [0079] ノ イ プ ラ イ ン動作中のア ド レ スデータ a2 , a3 , は、 ア ド レス バ リ ッ ド信号 A V # とデータ コ ン プ リ ー ト 信号 D C # (dl , d2, ) によ っ て a3以降は 2 ク ロ ッ ク 毎に ラ ッ チ さ れる。
    [0080] 第 12図は第 7 図の構成に対応するバス タ イ ミ ングチ ヤ一 ト で あ り 、 パ イ プ ラ イ ン数 = 2 の リ ー ド · ラ イ ト サ イ ク ルが示さ れ てお り 、 ウ ェ イ 卜 が無い場合の も のであ る。 パイ プラ イ ン イ ネ 一ブル信号 P E N #のアサ一 ト によ っ てパイ プラ イ ン動作が開 始さ れる と、 開始直後か ら 2 ク 口 ッ ク の間だけバス ス タ ー ト信 号 B S #がア サー ト さ れる。 ノ、'イ ブラ イ ン動作中の 2 つのァ ド レ スデー タ a2, a3がバス ス タ ー ト 信号 B S #によ っ て 1 ク ロ ッ ク 毎に ラ ッ チ さ れ、 ァ ド レ スデー タ a4以降の残り の ァ ド レ スデ ー タ a4, a5, a6がデータ コ ン プ リ ー ト 信号 D C # (d2, d3, d4) に よ っ て 1 ク ロ ッ ク 毎に ラ ッ チ さ れる。 ノ ス ス タ ー ト信号 B S #を 2 ク ロ ッ ク 間ア サー ト する理由 と して は、 出力ア ド レ ス a3 を ラ ツ チする タ イ ミ ングで はデ一タ コ ンプ リ 一 ト信号 D C #力 :： 返 っ て来な いか らである。
    [0081] 第 13図は第 7 図の構成に対応する バス タ イ ミ ン グ チ ヤ 一 ト で あ り 、 パイ プラ イ ン数 = 2 の リ ー ド ' ラ イ ト サ イ ク ルが示さ れ てお り 、 デー タ コ ンプ リ ー ト信号 D C #が 1 ク ロ ッ ク遅 く 発生 さ れる （ 1 ウ ェ イ ト ） 場合のノ ス タ イ ミ ン グチ ャ ー ト で あ る。 こ の場合は、 ク ロ ッ ク C L Kが 2 ク ロ ッ ク基本サ イ ク ルで あ る が、 ノ イ プラ イ ン ィ ネ ー ブル信号 P E N #のア サ一 ト に よ っ て ノ、。ィ プ ラ イ ン動作の開始が検知さ れ、 こ れに応答 してァ ド レス バ リ ッ ド信号 A V # はアサ一 ト さ れる と共に、 バス ス タ ー ト 信 号 B S #がア ド レ ス先出 し数 （ こ こ で は 1 ) だけアサー ト さ れ
    [0082] 7
    [0083] る。
    [0084] パ イ ブ ラ イ ン動作直後のァ ド レ スデー タ a2はデータ コ ンプ リ 一 ト 信号 D C #が返っ て こ ない の でデー タ コ ンプ リ ー ト 信号 D C #の代わ り にバス ス タ ー ト信号 B S #によ っ て 1 ク 口 ッ ク で ラ ッ チ さ れ、 ア ド レ スデー タ a3 , a5はア ド レ ス ノ リ ッ ド信号 A V #と デー タ コ ンプ リ一 ト 信号 D C # (tU,d3) によ っ て 1 ク 口 ッ ク 毎で ラ ッ チ さ れ、 ア ド レ スデー タ a4, a6の ラ ッ チ はァ ド レ ス バ リ ッ ド信号 A V # と デー タ コ ン プ リ 一 ト 信号 D C # (d2, d4) に よ つ て 2 ク 口 ッ ク 毎に行なわれる。
    [0085] 第 14図はパイ プラ イ ン数 = 4 の場合の例であ る。 ノ、。 ィ プ ラ イ ン動作の開始直後か ら 4 ク 口 ッ ク の間、 バス ス タ ー ト 信号 B S #がア サ 一 ト さ れ、 こ のバス ス タ ー ト信号 B S #に よ っ て ァ ド レ スデー タ a2〜 a5が 1 ク ロ ッ ク 毎に ラ ッ チ さ れる。 残 り の ァ ド レ ス デー タ a6〜a8はデー タ コ ンプ リ 一 ト信号 D C # 2〜d4) によ っ て 1 ク ロ ッ ク 毎に ラ ッ チ さ れる。 バス ス タ ー ト 信号 B S #を 4 ク ロ ッ ク 間ア サ一 ト す る理由 と して は、 出力ァ ド レ ス a5 を ラ ッ チす る タ イ ミ ン グで はデー タ コ ン ブ リ ー ト信号 D C #が 返 っ て来ないか ら で あ る。 第 15図はパ イ プラ イ ン数 = 4 で 1 ウ ェ イ ト の場合のバス タ イ ミ ン グであ る。 ァ ド レ スデー タ a 6を餘 く ァ ド レ スデー タ a2〜 a5 , a7の ラ ツ チが 1 ク 口 ッ ク 毎に行なわれる。 出力ァ ド レ ス a5は、 データ コ ンプ リ 一 ト 信号 D C # と ァ ド レスバ リ ッ ド信号 A V # で ラ ツ チで き る ため、 こ こ ではバスス タ ー ト 信号 B S # は出力 さ れない。
    [0086] 説明を簡単にす る ために、 以上で はパ イ ブラ イ ン数を 1 、 2 . 4 と したが、 ノ、'イ ブラ イ ン数は更に增やす こ とが可能であ る。 こ の よ う に、 本発明によれば、 パイ プラ イ ン動作の開始に応答 して基本サ イ ク ルか らノ、' イ ブラ イ ンサ イ ク ルへ と移行で き、 基 本サ イ ク ルの異な る マ イ ク 口 プロ セ ッ サ間の汎用性を確保す る こ とがで き る。 ま た、 ノ、' イ ブラ イ ンサ イ ク ルに入っ た こ とを表 示す る ァ ド レ スバ リ ッ ド信号 A V # と データ コ ンプ リ 一 ト 信号 D C # と によ っ てァ ド レ スデー タ を ラ ッ チで き、 1 ク ロ ッ ク 動 作を可能に して主記憶の高速化を図る こ とがで き る。 更に -、 バ ン ク 数 と ァ ド レ ス ス ト ラ イ ド と こ応 じた論理的なノ、' イ ブラ イ ン 数を設定で き 、 バス効率の低下を防止する こ とがで き る。
    [0087] 次に、 以上の よ う な動作を行 う 本発明のメ モ リ ア ク セ ス方法 を実現するパ イ プ ラ イ ン処理を用 いたメ モ リ ア ク セ ス装置の具 体的な実施例について以下に説明す る。
    [0088] 第 1 実施例
    [0089] 第 16図か ら第 24図は本発明に係る メ モ リ ァ ク セ ス装置の第 1 の実施例を示す図であ り 、 バ ン ク 数が 1 の場合の例であ る。 第 16図において、 10はマ イ ク 口 プロ セ ッ サであ る。 マ イ ク 口 プ ロ セ ッ サ 10はパ イ ブラ イ ン動作検知手段および制御信号発生 手段 と して の機能を有 し、 ア ド レ スデー タ A D D E Rを発生す る と共に、 ラ イ ト サ イ ク ルで は こ の ア ド レ スデー タ A D D E R に対応 し たデー タ D A T Aをデー タ バス上に出力 した り 、 リ一 ドサ イ ク ルで はデー タ D A T Aをデ一 タ バス上か ら取 り 込んだ り し なが ら所定の演算処理を実行す る。 マ イ ク 口 プロ セ ッ サ 10 に は、 外部か ら バ ン ク 数 （ こ の例で は 1 ) が通知で き る よ う に な っ てお り 、 こ のた めに、 例え ば、 バ ン ク 数通知用 の信号端子 ( レ ジ ス タ で も よ い） 11が備え ら れて い る。
    [0090] マ イ ク ロ ブ π セ ッ サ 10に入出力す る各種制御信号の う ち、 D S #はパ イ プラ イ ンバス動作の終了を表示す るデー タ ス ト ロ 一 ブ信号、 R Z W # は リ ー ドサ イ ク ルま た は ラ イ ト サ イ ク ルを表 示す る リ ー ド Zラ イ ト 表示信号、 B S #はパ イ プラ イ ン動作の 開始直後か らパイ プラ イ ンの先出 し数に相当す る ク 口 ッ ク 数だ けア サ一 ト 状態を持続す る バス ス タ ー ト 信号、 A V # はパ イ プ ラ イ ン に入 り 、 ノ、。 ィ プラ イ ン ァ ド レ スが確定 してい る こ とを表 示する ァ ド レス バ リ ッ ド信号、 D C # は主記憶か ら のデー タ 読 み出 し の完了ま た は主記憶へのデー タ書き込みの完了を表示す るデー タ コ ンプ リ ー ト 信号、 P E N # はパ イ ブラ イ ン イ ネ ー ブ ル信号で あ る。
    [0091] マ イ ク ロ プ ロ セ ッ サ 10か ら のア ド レ スデー タ A D D E R は、 マ ス タ ラ ツ チ 12およびス レ ー ブ ラ ツ チ 13を介 して主記憶 14に取 り 込ま れる。 主記憶 14か ら のデー タ D A T Aは、 ノ ッ フ ァ 15を 介 して マ イ ク ロ プロ セ ッ サ 10に取 り 込ま れ、 あ る い は、 マ イ ク 口 プ ロ セ ッ サ 10か ら のデー タ D A T Aは、 マ ス タ ラ ツ チ 16およ びス レー ブ ラ ツ チ 17を介 して主記憶 14に取 り 込ま れる。 ラ ツ チ面路 18は ラ ツ チ信号発生手段および振分け手段 と して の機能を有 し、 ァ ド レ ス バ リ ッ ド信号 A V # とデ ー タ コ ンプ リ 一 ト 信号 D C #が共に負論理ま た はバス ス タ ー ト 信号 B S #が 負論理の と き に、 出力を正論理とす る複合論理回路 19と、 こ の 正論理出力をク ロ ッ ク 信号 C L K に同期させる フ リ ッ プフ ロ ッ プ 20とを備え る。 フ リ ッ プフ 口 ッ プ 20の Q出力がラ ッ チ信号と な り 、 ア ン ドゲー ト 21 , 22を介 して前述の 2 つの ス レー ブ ラ ッ チ 13 , 17に与え られる と と も に、 主記憶 14の動作タ イ ミ ングを 決定す る コ ン ト ロ ール回路 23に与え られる。
    [0092] 24はデータ コ ンプ リ ― ト 信号 D C #を発生す る面路 （表示信 号発生手段） で あ る。 こ の面路 24は、 ゥ ヱ イ ト 無 しの場合に ラ ツ チ回路 18で発生 した信号をィ ンバータ ゲー ト 25を介 してマ イ ク ロ プロ セ ッ サ 10に伝え る一方、 1 ウ ェ イ ト の場合に フ リ ッ プ フ ロ ッ プ 26によ っ て 1 ク 口 ッ ク 遅延 した後、 ィ ン バ一 タ ゲー ト 25を介 して マ イ ク ロ プロ セ ッ サ 10に伝え る。 すなわ ち、 主記惊 の応答速度に よ っ て ラ ツ チ回路] ^で発生 した信号に ウ ェ イ ト の 有無に応 じた遅延を与え、 主記憶 14のア ク セ ス完了を間接的に 表示す る デー タ コ ンプ リ ー ト 信号 D C #が作 られる。 なお、 主 記憶 14の内部か ら デー タ コ ンブ リ ー ト 信号 D C #に相当す る信 号を取り 出す こ とが可能であれば、 こ の信号を直接に マ イ ク 口 プロ セ ッ サ 10に与え る よ う に して も よ い。
    [0093] 第 17図は第 16図のマ イ ク 口 プ ロ セ ッ サ 10の內部構成の一例を 示すプ ロ ッ ク 回路図であ る。 マ イ ク ロ ブ ロ セ ッ サ 10の內部に は デー タ のァ ド レ スを生成する ァ ド レ ス生成部 60、 バス の制御を 行 う バ ス制御部 70およびデー タ の ロ ー ド Zス ト ァ の処理を行う L / S パ イ プ部 80を備えた メ モ リ ア ク セ ス制御部 100 と、 デ一 タ を一時的に格納す る マ ス ク レ ジ ス タ V M R、 べ ク ト ル レ ジ ス タ V R、 及びス カ ラ レ ジ ス タ V S R と、 こ れ ら マ ス ク レ ジ ス タ V M R、 べ ク ト ル レ ジ ス タ V R、 及びス カ ラ レ ジ ス タ V S Rに 接続す る マ ス ク ' イ ブ 91、 デー タ 92、 グ ラ フ ィ ッ ク イ ブ 93、 加算パイ プ （加算器） 94 、 乗算パ イ プ （乗算器） 95 及び除算パイ プ （除算器） 96 が設け られて い る 。 こ れ ら の マ ス ク ノ、。 ィ プ 91、 デ一タ ノ ツ フ ァ 92、 グ ラ フ ィ ッ ク ノ、。 イ ブ 93、 加算 パ イ プ 94、 乗算パ イ プ 95、 及び除算パ イ プ 96は除算パイ ブ 96を 除いて 1 ク ロ ッ ク で動作す る よ う に な っ て い る。 デー タ は 1 ク Ώ ッ ク 毎に Lノ S パ イ ブ部 80か ら べク ト ル レ ジ ス タ V R に蓄え られ、 デー タ ッ フ ァ 92、 グ ラ フ ィ ッ ク ィ プ 93、 加算パ ィ プ 94、 乗算パ ィ プ 95、 及び除算パ ィ ブ 96に よ っ て演算処理が行わ れる。
    [0094] 第 18図は第 17図の メ モ リ ア ク セ ス制御部 100 の內部構成を更 に詳 し く 示すプ ロ ッ ク 面路図であ る。 7 ド レ ス生成部 60に は、 ア ド レ ス計算部、 ラ ッ チ、 ア ド レ ス変換部、 ア ド レ ス生成制御 部および出力部があ り 、 バス制御部 70に は、 外部端子制御部、 タ イ ミ ン グ シ ー ケ ン サ部、 およ び外部端子が備え ら れてお り 、 L ノ S ' イ ブ部 80に は ロ ー ド · ス ト ァ制御部、 入力部、 ロ ー ド 'イ ブ部、 ス ト ア ィ プ部、 およ び出力部があ る。 ア ド レ ス 生成部 60の ァ ド レ ス計算部に は、 レ ジ ス タ に格納さ れて い る ド レ ス生成の ス ト ラ イ ド値 （ま た は間接値） やベー ス値が入力 さ れ、 内部処理さ れたデー タ が出力部か らデー タ のァ ド レ ス を 示すア ド レ ス信号 AO〜 31, バス コ ン ト ロ ー ル信号 BC0 〜7#、 お よ びバス ア ク セ ス タ イ プ信号 BAT0〜2 と して出力される 。 ま た . ア ド レ ス生成制御部、 タ イ ミ ン グ シ ー ケ ンサ部、 外部端子制御 部、 およびロ ー ド · ス トァ制御部は図に示すよ う に接続されて おり、 外部入力信号とタ イ ミ ン グ信号が図示のよ う に供給され る。 外部端子を通じてタ イ ミ ングシーケ ンサ部にはデータ コ ン ブリ ー ト信号 D C #、 パイ プラ イ ンイ ネ一ブル信号 P E N #、 およびバス制御信号が入力さ 2れる と共に、 バス制御信号、 バス
    [0095] 2
    [0096] ス タ ー ト信号 B S #、 データ ス ト ロ ーブ信号 D S #、 リ ー ド / ラ イ ト表示信号 R / W #、 およびァ ド レ ス バ リ ッ ド信号 A V # が出力される。 L Sパイ プ部 80の ドバイ プ部はデータを 読み込むも のであ り、 ス ト ァパイ ブ部は逆にデータを出力する も ので あ っ て、 両者は第 17図に示したマ ス ク レ ジ ス タ V M R、 べ ク ト ル レ ジ ス タ V R、 およびス カ ラ レ ジ ス タ V S R に接続す る内部データバス に連絡されている。 そ して、 データ DO 63が こ の入力部および出力部に入出力される。
    [0097] 第 19図は第 18図のア ド レ ス生 部 60の詳細な構成の一例を示 す プ ロ ッ ク 面路図で あ る。 デ ク リ メ ン タ 61に は起動時にオ ペ ラ ン ド县が指定され、 こ のデク リ メ ンタ 61から は内部バス リ ク ェ ス ト信号 I B R #が出力される。 ラ ツ チイ ネ一ブル生成部 62と 出カラ ツ チ イ ネ一ブル生成部 63、 および 3—ス テ 一 ッ フ ァ 制御部 64には、 タ イ ミ ン グ シ ー ケ ンサ出力と、 データ コ ンプリ — ト信号 D C #、 およびパイ ブラ イ ンイ ネ一ブル信号 P E N # がそれぞれ入力される。 ま た、 前述のア ド レ ス計算部 66、 ラ ッ チ 67 a , 67 b . およびァ ド レ ス変換部 68は図のよ う に接続されて おり、 出力ラ ッ チ 67c と 3 —ス テ ー ト バ ッ フ ァ 69が第 18図の出 力部に相当す る。 ラ ッ チ イ ネ ー ブル生成部 62か ら の信号はデ ク リ メ ン タ 61およ び ラ ッ チ 67a , 67bに供給 さ れ、 出力 ラ ッ チ イ ネ 一 ブル生成部 63か ら の信号は出力 ラ ッ チ 67c に入力 さ れ、 3 — ス テ ー ト バ ッ フ ァ 制御部 64か ら の信号はフ リ ッ プフ ロ ッ ブ 65を 介 して 3 — ス テ ー ト ノ、 ' ソ フ ァ 69に入力 さ れる。 そ して、 3 — ス テ ー ト バ ッ フ ァ 69か らデー タ のァ ド レ スを示すァ ド レ ス信号 AO 〜31, ノ ス コ ン ト ロ ー ル信号 BCO 〜7tt、 およびノ ス ア ク セ ス タ イ ブ信号 BAT0〜2 が出力 さ れる。
    [0098] 第 20図は第 18図のバス制御部 70の詳細な構成の一例を示すブ ロ ッ ク 面路図であ る。 図において 71a 〜 71 f は外部端子、 72は タ イ ミ ン ダ シ ー ケ ンサ、 73はバス制御部 74、 フ リ ッ プフ 口 ッ プ 75, 77、 3 — ス テー ト バ ッ フ ァ 76, 78を備えた外部端子制御部 であ り 、 バス ラ イ ン 79によ っ て図示の よ う に接続さ れて い る。 外部端子 71a か ら はバス権獲得のた め の ホ ー ル ド リ ク エ ス ト 信 号 H R E Q #が出力 さ れ、 外部端子 71に はバス権が獲得 さ れた こ と を示すホ ー ル ドァ ク ノ レ ツ ジ信号 H A C K #が入力 さ れる 。 ま た、 外部端子 71e , 71 f に入力 さ れるパ イ ブ ラ イ ン イ ネ ーブ ル信号 P E N # と デ 一 タ コ ン プ リ ー ト 信号 D C # はバス ラ イ ン に入る と共に、 タ イ ミ ン グ シ ー ケ ンサ 72に も入力 さ れる。 タ イ ミ ング シ ー ケ ンサ 72の中に しめ さ れた符号の信号は、 第 10図お よ び第 11図に示 し た ク 口 ッ ク C L K に付さ れた符号に一致 して い る。
    [0099] 第 21図は第 18図の L ノ S パ イ プ部 80の詳細な構成の一例を示 すプ ロ ッ ク 回路図であ る。 入力 さ れたデー タ DO〜 63は入カ ラ ッ チ イ ネ ー ブル生成部 81に制御さ れる入カ ラ ツ チ部 82を介 して 口 ― ドパイ プ部 83に入力され、 マ イ ク 口 プロ セ ッ サ 10の内部デー タ ノ ス に出力される。 一方、 內部データ バスから入力されたデ ータ は、 ス ト ァパイ プ部 84を介して出力ラ ッ チイ ネ一ブル生成 部 85に制御される出カラ ツ チ部 86に格納され、 3 ス テ 一 ト ノ、' ッ フ ァ制御部 87と フ リ ッ プ フ ロ ッ ブ 88に制御される 3 ス テ ー トバ ッ フ ァ 89から出力される。 なお、 入力ラ ッ チ部 82、 出力ラ ッ チ 部 86、 およびフ リ ッ プフ 口 ッ プ 88にはク ロ ッ ク 信号 C L Kが入 力されて動作の同期がと られるよ う にな つている。 ま た、 入力 ラ ッ チ部 82、 出力ラ ッ チ部 86と 3 ステー ト ノ ッ フ ァ 89には、 デ — タ コ ン プ リ 一 ト信号 D C # と タ イ ミ ン グ シ ー ケ ンサ出力が入 力される。
    [0100] 第 22図はパイ ブ ラ ィ ンィ ネーブル信号 P E N #を作成する面 路の一例を示す回路図である。 パイ プラ イ ンィ ネーブル信号 P E N #はパイ プラ イ ン動作ができ る主記憶のァ ド レ スを検出 し た とき に ア サ一 トすれば良 く 、 こ の主記憶のァ ド レ ス信号をデ コ ーダでデコ ー ド した後に反転した信号と、 ノ ススタ ー ト信号 B S # とを反転入力の N A N D回路 98にて論理和をと り、 フ リ ッ プ フ 口 ッ プ 99を通すこ と に よ っ て得られる。 こ のパイ プ ラ イ ンイ ネ一ブル信号 P E N #は第 10図から第 15図に示したよ う に、 パイ ブラ ィ ン動作の開始時にアサ一 ト される ものである。
    [0101] 第 23 A図と第 23 B図からなる第 23図は、 第 20図のタ イ ミ ン グ シーケ ン サ 72の動作を概念的に示す説明図である。 図において 〇はアサー ト を示し、 秦はネゲー トを示している。 ま た、 図中 の： はラ ツ チを示しており、 符号 Mの部分は符号 Nで示すよ う な面路を用いて達成され、 符号 P の部分は符号 Qで示すよ う な 回路を用 いて達成さ れる。
    [0102] こ の動作の一部を説明す る と、 ラ ッ チ T i において起動信号 がア サ一 卜 さ れバス権を獲得す る と制御は ラ ッ チ T 1 か ら ラ ッ チ T 2 P 1 に進む。 こ こ で、 デー タ コ ンプ リ ー ト信号 D C # と !¾部バス リ ク エ ス ト I B R #がア サー ト さ れ、 ノ、。 ィ プラ イ ン ィ ネ ー ブル信号 P E N #がネ ゲ一 ト の場合は ラ ツ チ T 1 に戻る。 一方、 データ コ ン プ リ ー ト 信号 D C # と内部バス リ ク エ ス ト I B R #およびパ イ ブラ ィ ン ィ ネ ー ブル信号 P E N #が全てア サ — ト さ れた場合は ラ ッ チ P 1 B に進み、 ま た、 データ コ ンプ リ ― ト 信号 D C #がネゲー ト で 、 内部バス リ ク エ ス ト I B R # と パイ プラ イ ン ィ ネ ー ブル信号 P E N #がア サ一 卜 さ れた場合は ラ ッ チ P 1 S に進む。 さ ら に、 ラ ッ チ P 1 S においてデー タ コ ンプ リ 一 ト信号 D C #がネゲー ト の場合は ラ ツ チ P 1 S Wに進 んで ウ ェ イ ト に入 り 、 デ一 タ コ ンブ リ ー ト信号 D C # と 内部パ ス リ ク エ ス ト I B R #がア サー ト さ れた場合に は ラ ッ チ P 1 に 進む こ と に な る。 こ の概念図の動作は第 10図およ び第 1 1図に示 した ク 口 ッ ク 信号 C L K の上に付 した符号に対応 してい る。 以上の よ う な構成のメ モ リ ア ク セ ス装置で は、 そ のバス タ イ ミ ン グが第 24図に示すよ う に な る。 こ の図か ら分かる よ う に、 パ イ プラ イ ン動作の開始直後のァ ド レ スデー タ a 1が、 バス ス タ - ト 信号 B S #のアサ一 ト 状態におけ る マ ス タ ラ ッ チ ク 口 ッ ク の タ イ ミ ン グで確定さ れ （符号 A参照） 、 次のァ ド レ ス デー タ a 2が、 ァ ド レ ス ノ リ ッ ド信号 A V # とデー タ コ ン プ リ 一 ト 信号 D C #の双方の ア サ ー ト 状態にお け る マ ス タ ラ ッ チ ク ロ ッ ク の タ イ ミ ン グで確定さ れる （符号 B参照） 。 したが っ て、 1 ク ロ ッ ク毎に主記憶 14をア ク セ スでき、 高速動作させる こ とがで き る。
    [0103] 第 2 実施例
    [0104] 第 25, 26図は本発明に係るメ モ リ ア ク セ ス装置の第 2実施例 を示す図であ り、 ノ ン ク数が 2 の場合の例である。 従って、 こ の実施例ではバ ン ク 0 側の主記憶 50とバンク 1 側の主記憶 51が 備え られてい る。
    [0105] 第 25図において、 30はマ イ ク 口 プロ セ ッ サ、 31はマ イ ク ロ プ ロ セ ッ サ 30にバ ン ク数を通知する例えば入力端子であり、 マ イ ク ロ プ ロ セ ッ サ 30か ら のァ ド レスデータ A D D E Rは、 マス タ ラ ッ チ 32を介 してバ ン ク 数分の 2 つのス レ一ブ ラ ツ チ 33, 34の 一方に取り込まれる。 2 つのス レーブラ ッ チ 33, 34には、 ラ ッ チ信号発生回路 35からのバンク 0 ラ ツ チ信号、 バ ン ク 1 ラ ツ チ 信号が各々与え られており、 ラ ッ チ信号発生回路 35は、 ァ ド レ スバリ ッ ド信号 A V #とデータ コ ンプリ 一 ト信号 D C #が共に 食論理ま たはバス ス タ ー ト信号 B S #が負論理の とき に、 ァ ド レ スデータ A D D E Rが 64ビッ ト データノ ス の場合、 下位 4 ビ ッ ト 目の論理に従って何れか一方の出力が正論理となる複合論 理面路 36, 37と、 こ の正論理出力をク ロ ッ ク信号 C L Kに同期 させる フ リ ッ プフ ロ ッ プ 38, 39とを備え、 ア ド レ スデータ A D D E Rの下位 4 ビ ッ ト 目が負論理の ときにバ ン ク 0側の複合論 理面路 36の出力を真、 ァ ド レ スデータ A D D E Rの下位 3 ビ ッ ト 目が正論理の と きにバ ン ク 1 側の複合論理回路 37の出力を真 とす る。
    [0106] すなわち、 ァ ド レ スデータ A D D E Rがバ ン ク 0指定の場合 で、 ァ ド レ ス バ リ ッ ド信号 A V # と デ ー タ コ ン プ リ ー ト信号 D C #が共に負論理ま た はバス ス タ ー ト 信号 B S #が負論理であ れば、 ノ ン ク 0 側のス レー ブ ラ ツ チ 33に ァ ド レ スデータ A D D E Rが取 り 込ま れてバ ン ク 0 側の主記憶 50がァ ク セ ス さ れる。 一方、 ア ド レ ス デー タ A D D E R がバ ン ク 1 措定の場合で、 ァ ド レ ス ノ リ ッ ド信号 A V # とデー タ コ ンプ リ 一 ト 信号 D C #が 共に負論理ま た はバス ス タ ー ト 信号 B S #が負論理であれば、 ノ ン ク 1 側の ス レ ー ブ ラ ッ チ 3 4 に ア ド レ ス デ ー タ A D D E R が取 り 込ま れてバ ン ク 1 側の主記憶 51がア ク セ ス さ れる。
    [0107] 40はデー タ コ ンプ リ ー ト 信号 D C #を発生す る回路であ り 、 バ ン ク 0 側 と バ ン ク 1 側の二つの面路を備え る。 各回路は 2 つ の フ リ ッ プフ ロ ッ プ 41 , 42と 、 連動 して切 り替わる ス ィ ッ チ 43 とを備え、 ス ィ ッ チ 43はウ ェ イ ト 数 （ 1 ま た は 2 ) に応 じて切 り 換え られる。 例え ば、 バ ン ク 0 側の ラ ッ チ信号ま た はバ ン ク 1 側の ラ ッ チ信号が 1 ク ロ ッ ク （ま た は 2 ク ロ ッ ク ） だ け遅延 さ れ、 ノ ア ゲ一 ト 44を介 して マ イ ク ロ ブ α セ ッ サ 30に入力 さ れ る。 なお、 45はデー タ 用 マ ス タ ラ ッ チ、 46 , 47はデー タ用 ス レ 一ブ ラ ッ チ、 48 , 49はデー タ用バ ッ フ ァ であ る。
    [0108] 以上の よ う な構成のメ モ リ ア ク セ ス装置で は、 そ のバス タ イ ミ ングが第 26図に示すよ う に な る。 こ の図か ら分かる よ う に、 パ イ ブラ ィ ン動作の開始直後のァ ド レ ス デー タ a 10 , a 1 1が、 バス ス タ ー ト 信号 B S # の アサ 一 ト 状態にお け る マ ス タ ラ ッ チ ク ロ ッ ク の タ イ ミ ン グで確定され （符号 C , D参照） 、 そ の と き のァ ド レ ス下位 4 ビ ッ ト 目 の論理状態に従 っ て # 0 で示すバ ン ク 0 側 と # 1 で示すバ ン ク 1 側の ス レー ブ ラ ッ チ に頫次に取 り込まれる と共に、 続く ア ド レ スデータ a 12 , a 13 , が、 ァ ド レ スバリ ッ ド信号 A V #とデータ コ ンブリ ー ト信号 D C # の双方のアサ一 ト状態におけるマスタ ラ ッ チク ロ ッ ク のタ イ ミ ン グで確定され （符号 E , F参照） 、 その と き の ア ド レ ス下位 4 ビ ッ ト 目 の論理状態に従ってバ ン ク 0 ( # 0 ) 側 とバ ン ク 1 ( # 1 ) 側のス レ ーブラ ツ チ に穎次に取り込まれる。
    [0109] し たが っ て、 1 ク ロ ッ ク毎に主記憶の 2 つのノ、' ン ク 0 側の主 記憶 50とバ ン ク 1 側の主記憶 51をァク セ スでき、 高速動作させ る こ とがで き る。
    [0110] 以上述べたよ う に、 前述の各実施例よれば、 ノヽ 'イ ブラ イ ン動 作の開始に応答して基本サイ クルからパイ プラ イ ンサイ ク ルへ と移行でき、 基本サイ ク ルの異なるマイ ク 口 プロセ ッ サ間の汎 用性を確保する こ と がで き る。
    [0111] また、 バイ プ ラ イ ンサ イ ク ルに入り、 ア ド レ ス が確定したこ とを表示するァ ド レ ス ノ リ ッ ド信号 A V # とデータ コ ンプリ 一 ト信号 D C # と に よ っ て ァ ド レ ス デー タをラ ッ チで き 、 1 ク ロ ッ ク動作を可能に して主記憶の高速化を図る こ とができ る。 さ らに、 ノ ン ク数とァ ド レ ス ス ト ラ イ ド値とに応じた論理的 なパイ プラ イ ン数を設定でき、 パス効率の低下を防止する こ と ができ る。
    [0112] なお、 上述の各実施例では、 バ ン ク数を 「 1 」 と 「 2 」 の 2 種類と しているが、 この数に限定される ものではない。 ノ、'ンク 数が例示よ り も増える場合には、 ラ ッ チ信号発生面路ゃデータ コ ン プリ ー ト信号 D C #発生面路の構成をバ ン ク数に応じて多 重化すればよい。 以上説明 したよ う に本発明によれば、 パイ プラ イ ン動作の開 始直後から少な く と もパイ プラ イ ンの ァ ド レ ス先出 し数に相当 するサイ ク ル数だけ継続する制御信号が発生される と共に、 バ ン ク に対す るデー タ ア ク セ ス の完了を表示する表示信号が発生 し、 こ れ ら の制御信号ま たは表示信号の何れか一方が発生 して いる間、 ク ロ ッ ク信号に同期したァ ド レス ラ ッ チ信号が発生し て各バ ン ク に振り分けるよ う に構成されてい る ので、 汎用性を 確保しつつ、 主記億のア ク セ ス速度がよ り一層向上する。
    权利要求:
    Claims請求の範囲
    1. データを処理するデータ処理手段と、
    主記憶をア ク セ ス す る た め の ァ ド レ ス を発生する ァ ド レ ス発 生手段と、
    通常ア ク セ ス モ ー ド と、 ア ド レ ス * デー タ ' ノ、' イ ブ ラ イ ン ァ ク セ ス モ ー ド とを判別する手段とを備え、
    前記ァ ド レ ス発生手段は、 前記ァ ド レ ス · データ · パイ プラ ィ ン ア ク セ スモー ドの間は、 前記通常ア ク セスモー ドの間よ り も短い周期でァ ド レ スを更新する こ とを特徵とするマイ ク ロ ブ ロ セ ッ サ。
    2 . 更に、 前記ァ ド レ ス · デ ー タ ' ノ、' ィ プ ラ イ ン ア ク セ ス モ 一ドに移行したこ とを示す信号を外部に出力する手段を持つこ とを特徵とする請求項 1 に記載のマ イ ク 口 プロセ ッサ。
    3 . 前記ァ ド レ ス発生手段は、 前記ァ ド レ ス · データ ' ノ イ ブラ イ ンアク セスモー ドにおいて、 予め設定された個数のァ ド レ スを先だ しする こ とを特徵とする請求項 1 に記載のマイ ク 口 プロ セ ッ サ。
    4 . 前記ァ ド レ ス発生手段は、 前記ァ ド レ ス · データ ' ノヽ 'ィ プラ イ ン ア ク セ ス モー ドにおいて、 予め設定された個数のア ド レ スを先だし した後、 主記憶からア ク セ ス完了を示す信号を受 信するまで、 ア ド レス更新を停止する こ とを特徵とする請求項 3 に記載のマ イ ク ロプロセ ッ サ。
    5 . 前記データ処理手段はべク ト ルデータを処理する こ とを 特徵とする請求項 1 に記載のマ イ ク ロ ブロ セ ッ サ。
    6 . 主記憶のバ ン ク に対するデー タ ア ク セ スをパ イ プ ラ イ ン 的に実行するメ モ リ ア ク セ ス装置において、
    前記パイ プラ イ ン動作の開始を検知するパイ プラ イ ン動作検 知手段と、
    パイ プラ イ ン動作の開始直後から少な く と もパイ ブラ イ ン の 7 ド レ ス先出 し数に相当するサイ ク ル数だけ継続する制御信号 を発生する制御信号発生手段と、
    前記バンク に対するデータ ァ ク セ ス の完了を表示する表示信 号を発生する表示信号発生手段と、
    制御信号ま たは表示信号の何れか一方が発生している間、 ク 口 ッ ク信号に同期してァ ド レ ス ラ ツ チ信号を発生する ラ ツ チ信 号発生手段と、
    該ァ ド レ ス ラ ツ チ信号を各バ ン ク に振り分ける振り分け手段 と、
    を備えた こ とを特徵とするメ モ リ ア ク セ ス装置。
    7 . 前記振分け手段によるァ ド レ ス ラ ツ チ信号の振分けを、 ァ ド レ スデー タ の内容に基づいて行う こ とを特徵とする請求項 6 に記載のメ モ リ ア ク セ ス装置。
    8 . 主記憶のァ ド レ ス空間を所定のデー タ 幅で等間隔に区切 り 、 こ の区切られたプ ロ ッ ク を n プ ロ ッ ク毎にァ ド レ ス連結し て n個のバンク を構成する と共に、 各バンク に対するデータ ァ ク セ ス をパ イ プ ラ イ ン的に実行可能なデータ処理シ ス テ ム で あ つて、
    パイ プラ イ ン バス要求の専用入力信号であるパイ プラ イ ン ィ ネー ブル信号の発生手段、
    パイ プラ イ ン動作の開始を検出 し、 パイ プラ イ ン動作の開始 直後から少な く と もパイ ブラ イ ン の ァ ド レ ス先出 し数に相当す るサ イ ク ル数だけ継続する制御信号を発生するデータ処理手段、 前記バ ン ク に対す る デー タ ァ ク セ ス の完了を表示する デー タ コ ンプリ ― ト信号を発生する表示信号発生手段、
    前記制御信号またはデータ コ ンプリ一 ト信号の何れか一方が 発生している間、 ク π ッ ク信号に同期してァ ド レ ス ラ ツ チ信号 を発生する ラ ッ チ信号発生手段、 および、
    前記ァ ド レ ス ラ ツ チ信号を各バ ン ク に振り分ける振り分け手 段とを備え、
    前記データ処理手段が、
    主記憶のバ ン ク数、 ア ド レ ス生成のス ト ラ イ ド値等のバ ン ク 情報が通知される入力端子を備え、 こ の入力信号に応 じてデー タ の ァ ド レ スを示す信号を生成する ァ ド レ ス生成手段、
    前記パ イ プ ラ イ ン ィ ネ ー ブル信号、 前記デ ー タ コ ン ブ リ ー ト 信号が入力され、 パイ ブラ イ ン動作の開始を示すバス ス タ ー ト 信号， パイ プラ イ ン動作の終了を示すデ一タ ス ト ロ ーブ信号， 害込/読み出 しを示すリ ー ド/ ラ イ ト表示信号， パ イ プ ラ イ ン サ イ ク ルに入 り 、 ノ、 ' ィ プ ラ イ ン ァ ド レ ス が確定 して い る こ と を 示すァ ド レ スパリ ッ ド信号を出力する バス制御手段、
    1 ク ロ ッ クで動作可能であ り、 べク ト ル演算を行う こ とがで き るべ ク ト ル演算手段、
    このべク ト ル演算手段に內部データ バスで接続され、 1 ク ロ ッ ク で前記べク ト ル演算手段とデータ のやり と り を行える ロ ー ドノス ト ァパイ プ手段、
    を含むこ とを特徵とするデータ処理システム。
    9 . 前記デー タ の ア ド レ スを示す信号が、 ア ド レ ス信号， バ ス コ ン ト ロ ー ル信号， バス ア ク セ スタ イ プ信号である こ とを特 徵とする請求の範囲 8 に記載のデータ処理シ ス テ ム 。
    10 . 主記愫のァ ド レ ス空間を所定のデータ幅で等間隔に区切 り、 こ の区切られたブロ ッ ク を n ブロ ッ ク毎にァ ド レ ス連結し て n偭のバ ン ク を構成する と共に、 各バ ン ク に対するデータ ァ ク セスをパイ プラ イ ン的に実行するパイ プラ イ ン処理を用いた データ処理方法であ って、 以下の段階を備える、
    パイ ブラ イ ン パス要求の専用入力信号であるパイ ブラ イ ン ィ ネー ブル信号のアサ一 ト によ ってバイ プラ イ ン動作を開始させ る段階、
    ィ プラ イ ン動作に入り、 'ィ プラ イ ン ァ ド レ ス が確定して いる こ とを示す専用のァ ド レスバリ ッ ド信号を発生させる段階、 パイ ブラ イ ン動作の開始直後から少な く と も ·ィ プラ イ ン の ァ ド レ ス先出 し数に相当するサイ ク ル数だけ継続する バス ス タ 一 ト信号を発生させる段階、
    前記バンク に対するデータ ァ ク セ ス の完了を表示するデータ コ ンブリ ー ト信号を発生する表示信号発生段階、
    前記専用信号と前記表示信号が同時に存在するか、 ま たは前 記制御信号が存在する と き、 ク ロ ッ ク信号に同期 してア ド レ ス ラ ッ チ信号を発生する ラ ッ チ信号発生段階、 および、
    前記ァ ド レ ス ラ ツ チ信号を各バ ン ク に振り分ける振り分け段階。
    1 1 . 前記振分け段階におけるァ ド レ ス ラ ッ チ信号の振分けが ァ ド レ スデ一タ の内容に基づいて行われる こ とを特徴とする請 求項 10に記載のデータ処理方法。
    12. 前記ァ ド レスバリ ッ ド信号がアサ一 ト している ときにデ —タ コ ンブリ ー ト信号が返ってきたら、 こ のデータ コ ン プリ ー ト信号をァ ド レ ス の更新信号や外部面路のラ ツ チ信号と して使 用する こ とを特徵とする請求項 lpに記載のデータ処理方法。
    13. パイ ブラ イ ン数が 1 でウ ェイ トが無い場合の請求項 10に 記載のデータ処理方法であって、
    前記パ イ ブ ラ イ ン イ ネ 一 ブル信号のア サ 一 ト によ ってパ イ ブ ラ ィ ン動作の開始が検知され、 これに応答してァ ド レ スバリ ッ ド 信号がアサ一 ト される と共に、 ノ、'ススタ ー ト信号がァ ド レ ス先 出 し数だけアサ一 卜 され、 パイ プラ イ ン動作開始直後のァ ド レ スデータがパス ス タ ー ト信号によ っ て 1 ク 口 ッ ク で ラ ツ チされ、 パイ プラ イ ン動作中のァ ド レ スデータ は、 ァ ド レ ス ノ リ ッ ド信 号とデータ コ ンプリ一 ト信号によ って 1 ク 口 ッ ク毎にラ ツ チさ れる も の。
    14. ノ ィ プラ イ ン数が 1 でデータ コ ンプリ 一 ト信号が 1 ク ロ ッ ク遅く 発生される 1 ウ ェ イ 卜 の場合の請求項 10に記載のデー タ処理方法であ って、
    ノ、。 イ ブ ラ イ ン イ ネ 一 ブル信号の ア サ一 卜 に よ っ てパ イ プ ラ イ ン動作の開始が検知され、 これに応答してァ ド レ スバリ ッ ド信 号のみがアサー ト され、 パイ プラ イ ン動作中の 2 番目以降のァ ド レ ス デ ー タ は、 ア ド レ ス ノヽ' リ ッ ド信号とデー タ コ ン プ リ ー ト 信号によ って 3 番目のァ ド レ スデータ以降は 2 ク 口 ッ ク毎にラ ツ チされる もの。
    15. バ イ ブ ラ イ ン数が 2 で ウ ェ イ ト が無い場合の請求項 10に 記載のデー タ処理方法で あ っ て、
    ノ、。 イ ブラ イ ン イ ネ 一ブル信号のア サ一 ト に よ っ てノ、。ィ プラ イ ン動作が開始さ れ、 開始直後か ら 2 ク 口 ッ ク の間だ けバス ス タ 一 ト 信号がアサ一 ト さ れ、 ノ、。 ィ プラ イ ン動作中の 2 つのァ ド レ スデー タ がバス ス タ ー ト 信号に よ っ て 1 ク 口 ッ ク 毎に ラ ツ チ さ れ、 4 番目 のァ ド レ スデー タ 以降の残り の ァ ド レ スデー タ がデ 一タ コ ンプ リ ー ト 信号によ っ て 1 ク ロ ッ ク 毎に ラ ッ チ さ れる も の
    16 . ノ、' ィ プ ラ イ ン数が 2 で ウ ェ イ ト が 1 の場合の請求項 10に 記載のデー タ処理方法であ っ て、
    ノ、' ィ プラ イ ン ィ ネ ーブル信号のア サ一 ト に よ っ てノ、'ィ プラ イ ン動作の開始が検知さ れ、 こ れに応答 して ァ ド レ ス バ リ ッ ド信 号がア サ 一 ト さ れる と共に、 ノ ス ス タ ー ト 信号が先出 し し たァ ド レ ス をデ一 タ コ ン プ リ ー ト 信号と ァ ド レ ス ノ リ ッ ド信号で は ラ ツ チで き ない分だけア サ一 ト さ れ、 パイ ブラ イ ン動作直後の ア ド レ ス デ ー タ はバス ス タ ー ト 信号 B S に よ っ て 1 ク ロ ッ ク で ラ ッ チ さ れ、 3 番目 と 5 番目のァ ド レ スデータ はァ ド レ ス ノ リ ッ ド信号とデー タ コ ンブ リ ー ト 信号によ っ て 1 ク ロ ッ ク 毎で ラ ツ チ さ れ、 4 番目 と 6 番目 のァ ド レ スデー タ の ラ ッ チ はァ ド レ ス ノ リ ッ ド信号 とデー タ コ ンプ リ ー ト 信号に よ っ て 2 ク ロ ッ ク 毎に行なわれる も の。
    17 . パ イ プ ラ イ ン数が 4 で ウ ェ イ ト がな い場合の請求項 10に 記載のデー タ処理方法であ っ て、
    ノ、' イ ブラ イ ン動作の開始直後か ら 4 ク ロ ッ ク の間、 ノ ス ス タ 一 ト 信号がアサ一 ト さ れ、 こ のバス ス タ ー ト 信号によ っ て 2 番 目か ら 5 番目のァ ド レスデー タ が 1 ク 口 ッ ク 毎に ラ ツ チ さ れ、 残り のァ ド レ スデータ はデータ コ ンブ リ ー ト 信号によ っ て 1 ク ロ ッ ク 毎に ラ ッ チ さ れる も の。
    18. ノ、'ィ プラ イ ン数が 4 で ウ ェ イ ト が 1 の場合の請求項 10に 記載のデータ 処理方法であ っ て、
    6 番目のァ ド レ スデータ を除 く ァ ド レ スデー タ の ラ ツ チが 1 ク 口 ッ ク 毎に行なわれる も の。
    类似技术:
    公开号 | 公开日 | 专利标题
    US5289584A|1994-02-22|Memory system with FIFO data input
    JP3304577B2|2002-07-22|半導体記憶装置とその動作方法
    US4345309A|1982-08-17|Relating to cached multiprocessor system with pipeline timing
    US4930066A|1990-05-29|Multiport memory system
    US5099417A|1992-03-24|Data processing device with improved direct memory access
    EP0348495B1|1993-12-15|Method and digital computer for prefetching vector data from memory in a memory system designed for scalar processing
    EP1660992B1|2011-03-16|Multi-core multi-thread processor
    CN101694613B|2013-12-18|不对准存储器存取预测
    US6175893B1|2001-01-16|High bandwidth code/data access using slow memory
    US4945479A|1990-07-31|Tightly coupled scientific processing system
    US4008460A|1977-02-15|Circuit for implementing a modified LRU replacement algorithm for a cache
    US4086629A|1978-04-25|Hierarchical data store with look-ahead action
    US4814973A|1989-03-21|Parallel processor
    US5535408A|1996-07-09|Processor chip for parallel processing system
    US5848432A|1998-12-08|Data processor with variable types of cache memories
    US6963962B2|2005-11-08|Memory system for supporting multiple parallel accesses at very high frequencies
    DE4132833C2|1997-12-18|Hierarchischer Cache-Speicher
    US5537555A|1996-07-16|Fully pipelined and highly concurrent memory controller
    US7149139B1|2006-12-12|Circuitry and methods for efficient FIFO memory
    US4553203A|1985-11-12|Easily schedulable horizontal computer
    US5008815A|1991-04-16|Parallel processor
    US4467419A|1984-08-21|Data processing system with access to a buffer store during data block transfers
    US4486854A|1984-12-04|First-in, first-out memory system
    US5371877A|1994-12-06|Apparatus for alternatively accessing single port random access memories to implement dual port first-in first-out memory
    US6279063B1|2001-08-21|Microcomputer system with at least first and second microcomputers each operable in master and slave modes with configurable bus access control terminals and bus use priority controller
    同族专利:
    公开号 | 公开日
    JP3215105B2|2001-10-02|
    US5586282A|1996-12-17|
    KR970008600B1|1997-05-27|
    JPH04105149A|1992-04-07|
    DE69132584D1|2001-05-23|
    EP0497986A1|1992-08-12|
    DE69132584T2|2001-08-09|
    EP0497986A4|1993-02-24|
    EP0497986B1|2001-04-18|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1992-03-05| AK| Designated states|Kind code of ref document: A1 Designated state(s): KR US |
    1992-03-05| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): DE FR GB |
    1992-04-23| WWE| Wipo information: entry into national phase|Ref document number: 1991914674 Country of ref document: EP |
    1992-08-12| WWP| Wipo information: published in national office|Ref document number: 1991914674 Country of ref document: EP |
    2001-04-18| WWG| Wipo information: grant in national office|Ref document number: 1991914674 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    JP22277490A|JP3215105B2|1990-08-24|1990-08-24|メモリアクセス装置|
    JP2/222774||1990-08-24||EP91914674A| EP0497986B1|1990-08-24|1991-08-23|Memory access system and method|
    DE1991632584| DE69132584T2|1990-08-24|1991-08-23|Speicherzugriffsystem und Verfahren|
    KR92700957A| KR970008600B1|1990-08-24|1992-04-24|Memory access system|
    US08/340,312| US5586282A|1990-08-24|1994-11-14|Memory system employing pipeline process for accessing memory banks|
    [返回顶部]